VLSI CAD Parte I: lógica

coursera.inc

coursera.inc

VLSI CAD Parte I: lógica

Descrição

Prazos flexíveis

Prazos flexíveis
Redefinir os prazos de acordo com sua programação.
Certificado compartilhável
Ganhe um certificado após a conclusão
100% online
Comece instantaneamente e aprenda em sua própria programação.
Nível intermediário
Aproximadamente. 23 horas para concluir
Inglês
Legendas: árabe, francês, português (europeu), italiano, vietnamita, alemão, russo, inglês, espanhol

Rob A. Rutenbar
Professor adjunto
Departamento de Sciencesyllabus – O que você aprenderá com este curso
Orientação
Neste módulo, você se familiarizará com o curso e nosso ambiente de aprendizado. A orientação também ajudará você a obter as habilidades técnicas necessárias para o curso.
Álgebra booleana computacional
Neste módulo, introduziremos conceitos avançados de matemática de álgebra booleana que possibilitam a adoção de uma abordagem “computacional” da álgebra booleana.
Representação booleana via BDDS e SAT
A semana 2 apresenta duas técnicas de representação poderosas e importantes que nos permitem fazer uma álgebra booleana computacional grave, em designs de escala industrial.
Síntese lógica de dois níveis e síntese lógica de vários níveis através do modelo algébrico
Na semana 3, passaremos de “representar” coisas para “sintetizar” as coisas. Nesse caso, a síntese significa “otimização”, ou talvez a palavra “minimização” esteja mais familiarizada com o trabalho manual com Kmaps ou álgebra booleana.
Extrato de fator multinível e não se importa
Agora você sabe que, para levar em consideração uma rede de vários níveis para reduzir sua complexidade, deve olhar para os kernels e co-kernels. Você sabe como “obtê -los” para qualquer nó. Mas – o que você faz com uma grande rede para encontrar os divisores comuns certos? Isso é chamado de extração. Em seguida, analisamos uma nova oportunidade para otimizar a lógica de vários níveis: não se preocupe. Em designs simples, geralmente consideramos que não se importam como “insumos impossíveis” – coisas que simplesmente não acontecem, para que possamos escolher o valor que o hardware cria para minimizar a lógica.
Exame final
Não há novo conteúdo nesta semana. Em vez disso, você deve se concentrar em terminar o último conjunto de problemas e concluir o exame final.

Módulos e Conteúdo

Pré-requisitos

Avaliações

Avaliações

Não há avaliações ainda.

Seja o primeiro a avaliar “VLSI CAD Parte I: lógica”

O seu endereço de e-mail não será publicado. Campos obrigatórios são marcados com *

Institucional

PHP Code Snippets Powered By : XYZScripts.com