Prazos flexíveis

Prazos flexíveis
Redefinir os prazos de acordo com sua programação.
Certificado compartilhável
Ganhe um certificado após a conclusão
100% online
Comece instantaneamente e aprenda em sua própria programação.
Nível intermediário
Aproximadamente. 24 horas para concluir
Inglês
Legendas: francês, português (europeu), russo, inglês, espanhol

Rob A. Rutenbar
Professor adjunto
Departamento de Sciencesyllabus – O que você aprenderá com este curso
Orientação
Neste módulo, você se familiarizará com o curso e nosso ambiente de aprendizado. A orientação também ajudará você a obter as habilidades técnicas necessárias para o curso.
Posicionamento ASIC
Nesta segunda parte do nosso curso, falaremos sobre geometria. Começaremos com uma visão geral do processo de layout da ASIC e discutiremos o papel das bibliotecas de tecnologia, o mapeamento de tecnologia (um tópico que atrasamos até a semana seguinte, para que aqueles que desejam fazer a atribuição de programação do Placer tenham mais tempo) e a colocação e roteamento. Nesse conjunto de palestras, focamos no próprio processo de colocação: você tem um milhão de portões do resultado de síntese e mapa, então, para onde eles vão? Esse processo é chamado de “posicionamento” e descrevemos um método iterativo e um método de otimização matemática, que pode realizar tarefas de posicionamento muito grandes.
Mapeamento de tecnologia
Mapeamento de tecnologia! Omitimos uma etapa crítica entre lógica e layout, o processo de tradução da saída da síntese – que não é portões reais em sua biblioteca de tecnologia – em portões lógicos reais. O Mapper Tech executa essa etapa importante e é um algoritmo surpreendentemente elegante, envolvendo cobertura recursiva de uma árvore. Outro lugar onde conhecer alguma ciência prática da computação vem em socorro no VLSI CAD.
Roteamento ASIC
Roteamento! Você coloca alguns milhões de portões na superfície do chip de maneira sensata. Qual é o próximo? Crie os fios para conectá -los. Nós nos concentramos no roteamento do labirinto, que é uma técnica clássica e poderosa com a virtude que se pode “adicionar” uma funcionalidade muito sofisticada em cima de um algoritmo de núcleo bastante simples. Este também é o tópico para a atribuição final (opcional) de programação. Sim, se você escolher, você poderá rotear as peças dos benchmarks industriais que fizemos com você na atribuição de software Placer.
Análise de tempo
Você sintetizou isso. Você mapeou isso. Você colocou isso. Você roteou. O que agora? QUÃO RÁPIDO ELE VAI? Ah, precisamos de alguns novos modelos, para falar sobre como o tempo funciona. Atraso através de portões lógicos e grandes redes de portões. Novos números a serem entendidos: ATS, ratos, calças, etc. e alguns detalhes elétricos (mínimos) para descobrir como os atrasos acontecem através da geometria física dos fios de roteamento físico. Juntos, isso é o material da análise de tempo estático (STA), que é uma etapa enorme e importante de “assinar” no design real do ASIC.
Exame final
Não há novo conteúdo nesta semana. Em vez disso, você deve se concentrar em terminar o último conjunto de problemas e concluir o exame final.